

明 細 書

半導体構成元素の含有率測定方法および半導体装置の製造方法

5

技術分野

本発明は、半導体構成元素の含有率測定方法および半導体装置の製造方法に関し、より詳しくは、S i G e C層を構成する元素の含有率測定方法およびS i G e C層を有する半導体装置の製造方法に関する。

10

背景技術

近年、S i G e層又はS i G e C層を有するトランジスタが、高速動作可能なM I Sトランジスタやバイポーラトランジスタとして有望視されている。このような半導体層を有する半導体装置を製造する際には、半導体層の膜厚や構成元素の含有率（S i G e層の場合はG e含有率、S i G e C層の場合はG e含有率およびC含有率）を高精度に制御しなければならないので、検査工程においてこれら

15 の値を正確に求めることが要求される。

このため、半導体プロセスにおいて形成される薄膜の組成や膜厚を測定する方法として、分光エリプソメトリ法が提案されており、例えば米国特許公開第2 0 0 2 / 0 1 0 6 8 1 9号公報(2 0 0 2年8月8日公開、Nozawa et al

20 1 (注：特開2 0 0 2 - 7 6 0 8 3号公報と内容同一))に開示されている。

ところが、分光エリプソメトリ法を用いる従来の測定方法では、特にS i G e C層の構成元素の含有率を測定する場合において測定誤差が大きくなる傾向にあり、測定精度の向上の点で更に改良の余地があった。

半導体層の組成や膜厚を測定する他の方法としては、X線回折法(XRD法)

25 や二次イオン質量分析法(SIMS法)などが知られており、これらによって構成元素の含有率を高精度に測定することができる。しかし、X線回折装置や質量分析装置などの大がかりな装置が必要になるので、製造現場で測定するには不便であり実用的ではない。

発明の開示

本発明は、S i G e C層の構成元素の含有率を容易に且つ精度良く測定することができる半導体構成元素の含有率測定方法の提供を目的とし、更に、当該方法を用いて製造工程の歩留まりを向上させることができる半導体装置の製造方法の提供を目的とする。

5 本発明の前記目的は、分光エリプソメトリ法を用いた評価により、半導体基板上に形成されたS i G e C層の膜厚を取得するステップと、前記S i G e C層の赤外線吸収スペクトルを測定するステップと、前記S i G e C層の膜厚および赤外線吸収スペクトルに基づいて、前記S i G e C層のC含有率を取得するステップとを備える半導体構成元素の含有率測定方法により達成される。

この半導体構成元素の含有率測定方法は、分光エリプソメトリ法を用いた評価により、前記S i G e C層のみかけのG e含有率を取得するステップと、前記みかけのG e含有率およびC含有率に基づいて、前記S i G e C層の真のG e含有率を取得するステップとを更に備えることが好ましい。

15 また、本発明の前記目的は、半導体基板上にチップ領域およびモニター領域を設定するステップと、前記チップ領域およびモニター領域にS i G e C層を形成するステップと、分光エリプソメトリ法を用いた評価により、前記モニター領域に形成した前記S i G e C層の膜厚およびみかけのG e含有率を取得するステップと、前記S i G e C層の赤外線吸収スペクトルを測定するステップと、前記S i G e C層の膜厚および赤外線吸収スペクトルに基づいて、前記S i G e C層のC含有率を取得するステップと、前記みかけのG e含有率およびC含有率に基づいて、前記S i G e C層の真のG e含有率を取得するステップと、取得した前記S i G e C層のC含有率、真のG e含有率および膜厚に関する評価データを、前記S i G e C層の成長条件にフィードバックするステップとを備える半導体装置
20
25 の製造方法により達成される。

図面の簡単な説明

第1図は、本発明の一実施形態に係る半導体構成元素の含有率測定方法を説明するためのフローチャートである。

第2図は、分光エリプソメトリ法によりSiGeC層について Ψ および Δ のスペクトル形状を測定した結果を示す図である。

第3図は、膜厚の偏差のC含有率依存性を示す図である。

第4図は、IR法により得られた赤外線吸収スペクトルの一例を示す図である。

5 第5図は、スペクトルのピーク部特定方法の一例を示す図である。

第6図は、単位積分強度とSiGeC層のC含有率との関係を示す図である。

第7図は、SiGeC層のC含有率を求める方法を説明するための図である。

第8図は、SiGeC層のみかけのGe含有率とSiGeC層のC含有率との関係を示す図である。

10 第9図は、SiGeC層の真のGe含有率を求める方法を説明するための図である。

第10図は、相関直線の傾きと真のGe含有率との関係を示す図である。

第11図(a)及び(b)は、基板上に形成されるチップ領域およびモニター領域を示す平面図である。

15 第12図～第20図は、SiGeC-HBTデバイスの製造方法を説明するための工程図である。

発明を実施するための最良の形態

半導体構成元素の含有率測定方法

20 以下、本発明の実施の形態について図面を参照しながら説明する。図1は、本発明の一実施形態に係る半導体構成元素の含有率測定方法を説明するためのフローチャートである。本実施形態に係る測定方法は、まず分光エリプソメトリ法により、半導体基板上に形成されたSiGeC層のみかけのGe含有率と膜厚とを算出する(ステップS1)。

25 分光エリプソメトリ法は、直線偏光した光を測定試料に照射し、反射光の偏光状態の変化を測定することにより測定試料に関する情報を得る方法である。直線偏光した光のうち、電場ベクトルが入射面に平行になっているものをp偏光成分、垂直になっているものをs偏光成分とし、それぞれの複素反射率を R_p 、 R_s と

すると、 $\rho = R_p / R_s$ は複素数となり、2つの実数 Ψ 、 Δ を用いて次式で表される。

$$\rho = R_p / R_s = \tan \Psi e^{i \Delta} \quad (i \text{ は虚数単位}) \cdots (1)$$

5 この Ψ 、 Δ を各波長の光について測定してスペクトルを得るのが分光エリプソメトリ法である。入射角が 65° での分光エリプソメトリ法により、SiGeC層について Ψ および Δ のスペクトル形状を測定した結果の一例を図2に示す。

こうして得られた Ψ および Δ と、基準モデル（解析モデル）とのフィッティングを行うことにより、SiGeC層のみかけのGe含有率および膜厚を算出することができる。基準モデルの設定は、例えば米国特許公開第2002/0106
10 819号公報（2002年8月8日公開、Nozawa et al（注：特開2002-76083号公報と内容同一））の記載を参考にすることができる。具体的には、組成及び膜厚が既知であるいくつかの試料を基準として用意し、これらの基準となる試料のエリプソメトリスペクトルを測定し、基準モデルを作成する。そして、組成等が未知のエリプソメトリスペクトルに上記の基準となるス
15 pektルを合わせ込んで（すなわち、フィッティングして）組成を求める。

なお、全ての組成および膜厚を網羅した基準試料を用意してこれらのエリプソメトリスペクトルを測定することは不可能であるため、実際のフィッティングでは、上記のいくつかの基準となる試料のスペクトルを補間してフィッティングしている。

本発明者らの実験などによれば、分光エリプソメトリ法によるSiGeC層の
20 膜厚測定において、SiGe層についての基準モデルを使用可能であることが明らかになった。図3は、SiGe層についての基準モデルを用いた分光エリプソメトリ法によって算出されるSiGeC層の膜厚とXRD法により算出されるSiGeC層の膜厚との偏差を縦軸とし、SiGeC層のC含有率を横軸とした場合における、偏差のC含有率依存性を示している。ここでいう偏差とは、分光エ
25 リプソメトリ法によって求めた膜厚 d_{elli} と、XRD法により求めた膜厚 d_{xrd} との差を、膜厚 d_{xrd} で割った値（ $(d_{\text{elli}} - d_{\text{xrd}}) / d_{\text{xrd}}$ ）である。

同図に示すように、Ge含有率が11%、21%、27%のいずれのケースにおいても偏差は $\pm 2\%$ 以内の範囲に収まっており、SiGe層についての基準モデルの使用により高精度の測定結果が得られていることを示している。すなわち、

分光エリプソメトリ法によるS i G e C層の膜厚測定においてS i G e層についての基準モデルを使用可能であることが、本発明者らによって明らかになった。

また、上記ステップS 1と並行して、S i G e C層の赤外線吸収スペクトルを測定する（ステップS 2）。このステップS 2は、上記ステップS 1より先に行ってもよく、或いは上記ステップS 1より後に行ってもよい。S i G e C層の赤外線吸収スペクトルは、例えば、半導体基板を透過する赤外線の強度から赤外線吸収率を測定する赤外線吸収法（以下、「I R法」という）により求めることができる。

I R法により得られた赤外線吸収スペクトルの一例を図4に示す。図4は、種々のC含有率を有するS i G e C層を備えた基板の赤外線吸収スペクトルを示す図である。基板は、大きさが8インチ、厚みが約720 μ mのものを用いた。また、S i G e C層は、厚みが150nm、Ge含有率が21%となるように形成し、C含有率が0.21%、0.41%、0.78%、および1.10%のそれぞれについて、赤外線吸収スペクトルを測定した。S i G e C層の構成元素の含有率（C含有率およびGe含有率）および膜厚についてはXRD法により確認済みである。

図4に示すように、赤外線吸収スペクトルは、波数が600（ cm^{-1} ）付近でピークを示しており、ピーク部における積分強度（ピーク面積）はC含有率が大きくなるほど増大している。ピーク部の特定方法は特に限定されないが、例えば、図5に示すように、所定の間隔をあけてピークの両側に位置する2本の垂線が赤外線吸収スペクトルと交わる点を直線で結んで切り取る方法（垂直分割法）により、斜線部分をピーク部における積分強度とすることができる。

図6は、単位積分強度（赤外線吸収スペクトルのピーク部における積分強度をS i G e C層の膜厚で規格化した値、より具体的には、赤外線吸収スペクトルのピーク部における積分強度をS i G e C層の膜厚により除した値）とS i G e C層のC含有率との関係を示す図である。同図に示すように、Ge含有率に拘わらず単位積分強度の増加と共にC含有率もリニアに増加しており、ばらつきはほとんどみられない。S i G e C層の種々の膜厚について同様の測定を行ったところ、

図6 とほぼ同じ結果が得られており、単位積分強度とSiGeC層のC含有率とは線形関係にあることが、本発明者らによって明らかになった。

次に、ステップS1およびS2において得られた結果を用いて、SiGeC層のC含有率を同定する（ステップS3）。すなわち、ステップS1においてSiGeC層の膜厚が得られ、ステップS2においてSiGeC層の赤外線吸収スペクトルが得られるので、この赤外線吸収スペクトルのピーク部における積分強度を膜厚で規格化することにより、上述した単位積分強度を求めることができる。こうして得られた単位積分強度から、図6のグラフを用いてSiGeC層のC含有率を求めることができる。例えば、単位積分強度が $2.2 \times 10^{-3} \text{ (cm}^{-1} / \text{nm)}$ である場合、図7に示すように、矢示①に沿って相関直線 L_{ic} 上の座標A(x, y)が求まるので、矢示②に沿ってSiGeC層のC含有率を0.8%と求めることができる。

こうしてSiGeC層のC含有率を求めた後、このC含有率およびステップS1で求めたSiGeC層のみかけのGe含有率に基づいて、SiGeC層の真の含有率を求める（ステップS4）。本発明者らが、SiGeC層のみかけのGe含有率とSiGeC層のC含有率との関係を調べた結果を図8に示す。ここで、SiGeC層のみかけのGe含有率は、SiGe層についての基準モデルを用いて算出した値であり、SiGeC層の構成元素の含有率（C含有率およびGe含有率）は、XRD法により測定した値である。

図8に示すように、SiGeC層のみかけのGe含有率は、C含有率の増加と共に直線的に増加し、その増加率は、Ge含有率が小さいほど大きいことが明らかになった。したがって、みかけのGe含有率およびC含有率が得られれば、図8のグラフを用いてSiGeC層の真のGe含有率を求めることができる。例えば、みかけのGe含有率が23%で、C含有率が0.8%である場合、図9に示すように、まず矢示③および矢示④の交差点を通過する相関直線 L_{gc} を特定し、この相関直線 L_{gc} の切片（矢示⑤方向に移動してC含有率0としたときのGe含有率）から、SiGeC層の真のGe含有率を21%と求めることができる。

S i G e C層の真のG e含有率は、以下に示すように、数式から求めることも可能である。すなわち、みかけのG e含有率を b' 、C含有率を c 、相関直線の傾きを a とすると、真のG e含有率 b は次式で表される。

$$b = b' - a \times c \quad \dots (2)$$

- 5 相関直線 L_{gc} の傾きは、上述したようにS i G e C層のG e含有率が小さいほど大きくなるので、上記(2)式における相関直線の傾き a の値は、真のG e含有率 b の値によって変化する。両者の関係は、複数のG e含有率について図8に示すような相関直線を求めることにより、図10に示すように曲線近似することができ、相関直線の数が多くなるほどより正確な近似が可能である。例えば、二
- 10 次曲線 L_{sigc} で近似した場合の a と b との関係を、次式(3)に示す。

$$a = 2.35 + 0.19b - 0.0088b^2 \quad \dots (3)$$

この(3)式を上記(2)式に代入すると、真のG e含有率 b は次式(4)で表される。

$$b = [0.19c + 1 - \sqrt{\{0.1188c^2 + (0.38 - 0.0352b')c + 1\}}] / 0.0176c \quad \dots (4)$$

15

こうして得られた上記(4)式を用いて、みかけのG e含有率 b' およびC含有率 c から、真のG e含有率 b を算出することができる。

- 以上のように、本実施形態に係る半導体構成元素の含有率測定方法によれば、XRD法やSIMS法などのように主に研究室で行われる大がかりな設備や測定
- 20 を必要とせずに、S i G e C層の構成元素の含有率および膜厚を容易且つ精度良く測定することができるので、例えば、製造現場における工程管理に好適に用いることができる。

半導体装置の製造方法

- 次に、上述した半導体構成元素の含有率測定方法を半導体装置の製造方法に適用した実施形態について説明する。半導体構成元素の含有率を測定するためには、
- 25 半導体チップとして機能するチップ領域の他に、S i G e C層の組成および膜厚の検出に利用するモニター領域を基板上に設ける必要がある。例えば、図11(a)に示すように、製造後に分割して形成される複数の領域のうち、一部の領域(例えば4カ所)をモニター領域 R_{mn} とし、残りの領域をチップ領域 R_{tp} とすること

により、モニター領域 R_{mn} およびチップ領域 R_{tp} を、製造後に分割して形成される複数の領域のいずれかに個別に対応させることが可能である。或いは、図11 (b)に示すように、複数の領域の全てをチップ領域 R_{tp} とし、各領域にモニター領域 R_{mn} を部分的に形成することにより、モニター領域 R_{mn} およびチップ領域 R_{tp} を、製造後に分割して形成される複数の領域のいずれかにおいて共存させることが可能である。以下においては、図11 (a)に示す基板を用いる半導体装置の製造方法について説明する。但し、図11 (b)に示す基板を用いる場合も、同様の手順により半導体装置を製造することができる。

図12～図20は、SiGeC-HBT（ヘテロ接合バイポーラトランジスタ）デバイスの製造方法を説明するための工程図である。まず、図12に示す工程において、(001)面を主面とするSi基板100の上部に、N型不純物をドーピングしながらSi単結晶層をエピタキシャル成長させるか、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行うことにより、チップ領域 R_{tp} に深さ約 $1\mu\text{m}$ のN型のレトログレードウェル101を形成する。レトログレードウェル101は、エピタキシャル成長を行わずにSi基板100の一部にイオン注入を行うことにより形成することも可能である。このとき、チップ領域 R_{tp} におけるSi基板100の表面付近の領域は、HBTのコレクタ層となるために、N型の不純物濃度を $1 \times 10^{17} \text{ atoms} \cdot \text{cm}^{-3}$ 程度に調整しておく。一方、モニター領域 R_{mn} は、マスクで覆うことにより不純物を注入しない。

次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ103と、アンドープポリシリコン膜105およびこれを取り囲むシリコン酸化膜106により構成されるディープトレンチ104とをチップ領域 R_{tp} に形成する。各トレンチ103、104の深さは、それぞれ $0.35\mu\text{m}$ 、 $2\mu\text{m}$ 程度とする。Si基板100内において隣接する2つのシャロートレンチ103間に挟まれる領域がコレクタ層102となる。また、Si基板100内においてシャロートレンチ103によりコレクタ層102と分離された領域に、コレクタ電極とコンタクトするためのN+コレクタ引き出し層107を形成する。このとき、モニター領域 R_{mn} には、シャロートレンチを形成する必要はない。

次に、テトラエトキシシラン (TEOS) および酸素を用いて処理温度 680°C により化学気相成長法 (CVD法) を行い、基板上に厚さが約 30 nm の第1の堆積酸化膜108を形成した後、厚さが約 50 nm のポリシリコン層109を形成する。そして、ドライエッチング等によりポリシリコン層109をパターニングした後、フッ酸などを用いたウェットエッチングにより第1の堆積酸化膜108を除去し、チップ領域 R_{tp} における第1の堆積酸化膜108およびポリシリコン層109に、コレクタ開口部110を形成する。

このとき、モニター領域 R_{mn} にも第1の堆積酸化膜108およびポリシリコン層109が堆積されるが、コレクタ開口部110の形成の際に、モニター領域 R_{mn} における第1の堆積酸化膜108およびポリシリコン層109をすべて除去する。

次に、図13に示す工程で、チップ領域 R_{tp} におけるコレクタ開口部110を介した露出部分や、モニター領域 R_{mn} における露出部分に対して、アンモニア水と過酸化水素水との混合液による処理を施すことにより、これらの露出部分に厚さが 1 nm 程度の保護酸化膜を形成した後、基板をUHV-CVD装置のチャンバー内に導入する。そして、導入後、水素雰囲気中で熱処理を行うことにより保護酸化膜を除去し、 550°C に加熱しつつジシラン (Si_2H_6) およびゲルマン (GeH_4) に、ドーピング用のジボラン (B_2H_6) およびメチルシラン ($10\% \text{ SiH}_3\text{CH}_3/\text{H}_2$) を含むガスをチャンバー内に導入して、コレクタ開口部110を介した露出部分を含む表面全体に、厚さ約 60 nm のSiGeC層をエピタキシャル成長させる。この後、連続してチャンバー内に供給するガスをジシランに切り替えることにより、SiGeC層の表面に厚さ約 10 nm のSi層をエピタキシャル成長させる。このSiGeC層およびSi層により、基板表面にSi/SiGeC層111が形成される。ここで、SiGeC層は、ボロン(B)が導入されてP型になっている。

次に、上述した分光エリプソメトリ法およびIR法を用いる半導体構成元素の含有率測定方法により、モニター領域 R_{mn} のSi/SiGeC層111におけるSiGeC層の組成および膜厚を測定する。SiGeC層の表面にはSi層 (S

i キャップ層) が形成されているが、このS i 層がS i G e C 層の組成および膜厚の測定精度に影響を与えるおそれはない。

こうして得られた各モニター領域 R_{mn} におけるS i G e C 層の組成および膜厚に関する評価データは、次にS i G e C 層を形成する際の成長条件にフィードバックさせることができる。例えば、各モニター領域 R_{mn} における評価データの平均値やばらつきなどが、予め設定された基準値に対して所定のずれ(例えば $\pm 10\%$)を生じた場合に、操業を一時中断して評価データを分析することにより、S i / S i G e C 層111の成長条件を修正することができる。評価データの分析は、基板面内の複数箇所に設定された各モニター領域 R_{mn} の評価データ分布を考慮するようにしてもよい。

ついで、図14に示す工程で、基板上に、エッチストップパとなる膜厚30nmの第2の堆積酸化膜112を形成する。そして、第2の堆積酸化膜112上に設けたレジストマスク r_e を用いて、チップ領域 R_{tp} において第2の堆積酸化膜112をドライエッチングによりパターニングし、ベース接合用開口部114を形成する。この結果、S i / S i G e C 層111は、中央部が第2の堆積酸化膜112により覆われた状態で、ベース接合用開口部114を介して露出する。このとき、モニター領域 R_{mn} においては、第2の堆積酸化膜112上にレジストマスク r_e が残存している。

次に、形成済みのレジストマスク r_e を用いて、チップ領域 R_{tp} において、ボロン(B)などのP型不純物のイオン注入を行い、表面付近の濃度が 3×10^{17} atoms \cdot cm $^{-3}$ 程度の接合リーク防止層113を形成する。

その後、レジストマスク r_e を除去し、図15に示す工程で、CVD法により基板上に 1×10^{20} atoms \cdot cm $^{-3}$ 以上の高濃度にドーパされた厚さ約150nmのP+ ポリシリコン層115を堆積する。続いて、厚さ約100nmの第3の堆積酸化膜117を堆積する。次に、ドライエッチングによりチップ領域 R_{tp} において第3の堆積酸化膜117およびP+ ポリシリコン層115をパターニングし、第2の堆積酸化膜112に達するベース開口部118を、第3の堆積酸化膜117およびP+ ポリシリコン層115に形成する。ベース開口部118は、第2の堆積酸化膜112のみを露出させるように、ベース接合用開口部114に存

在する第2の堆積酸化膜112の面積よりも小さい開口面積を有している。ベース開口部118を形成する際に、モニター領域 R_{mn} における第3の堆積酸化膜117およびP+ポリシリコン層115は除去する。この工程により、P+ポリシリコン層115等からなる外部ベース116が形成される。一方、内部ベース119は、Si/SiGeC層111がベース開口部118を介して露出する箇所の下部に形成されている。

次に、図16に示す工程で、CVD法により、基板の表面全体に厚さ約30nmの第4の堆積酸化膜120と厚さ約150nmのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、ポリシリコン膜をエッチバックして、チップ領域 R_{tp} におけるP+ポリシリコン層115および第3の堆積酸化膜117の側面上に、第4の堆積酸化膜120を挟んで、ポリシリコンからなるサイドウォール121を形成する。このとき、モニター領域 R_{mn} における第4の堆積酸化膜120およびポリシリコン膜は、すべて除去する。

ついで、フッ酸等によるウェットエッチングを行い、チップ領域 R_{tp} における第2の堆積酸化膜112および第4の堆積酸化膜120の露出部分を除去する。これにより、ベース開口部118を介してSi/SiGeC層111の上部のSi層が露出する。また、ウェットエッチングは等方性であることから第2の堆積酸化膜112および第4の堆積酸化膜120が横方向にもエッチングされ、ベース開口部118の寸法が拡大する。つまり、このときのウェットエッチングの量によってベース開口幅が決まる。ただし、Si基板100において、N+コレクタ引き出し層107などP+ポリシリコン層115により覆われている箇所は、表面が露出することはない。このとき、モニター領域 R_{mn} においても、上述したSi/SiGeC層111をウェットエッチングにより露出させる工程と同様の工程により、第2の堆積酸化膜112を除去する。

次に、図17に示す工程で、基板上に、厚さが約250nmのN+ポリシリコン層129を堆積した後、ドライエッチングによってN+ポリシリコン層129および第3の堆積酸化層117をパターニングすることにより、チップ領域 R_{tp} にエミッタ引き出し電極を形成する。このとき、モニター領域 R_{mn} においては、N+ポリシリコン層129を残存させる。

ついで、図18に示す工程で、ドライエッチングにより、P+ポリシリコン層115、第2の堆積酸化膜112、Si/SiGeC層111およびポリシリコン層109をパターンニングして、外部ベース116の形状を決定する。

次に、図19に示す工程で、基板上に厚さが約120nmの堆積酸化膜を形成した後、ドライエッチングを行い、チップ領域 R_{tp} におけるN+ポリシリコン層129とP+ポリシリコン層115の側面に、サイドウォール123を形成する。また、このときのドライエッチング（オーバーエッチング）によって、第1の堆積酸化膜108の露出部分を除去して、チップ領域 R_{tp} におけるN+ポリシリコン層129およびP+ポリシリコン層115の他に、N+コレクタ引き出し層107の表面を露出させる。

さらに、図20に示す工程で、スパッタリングによって、基板の表面全体に厚さが約40nmのTi膜を堆積した後、675℃、30secのRTA（短時間アニール）を行うことにより、N+ポリシリコン層129、P+ポリシリコン層115およびN+コレクタ引き出し層107の露出している表面に、Tiシリサイド層124を形成する。その後、Ti膜の未反応部分のみを選択的に除去した後、Tiシリサイド層124の結晶構造を変化させるためのアニールを行う。

次に、基板の表面全体に層間絶縁膜125を形成し、層間絶縁膜125を貫通して、N+ポリシリコン層129、P+ポリシリコン層115およびN+コレクタ引き出し層107上のTiシリサイド層124にそれぞれ到達する複数の接続孔を形成する。そして、各接続孔内にW膜を埋め込んでWプラグ126を形成した後、基板の表面全体にアルミニウム合金膜を堆積し、これをパターンニングすることにより、各Wプラグ126に接続され且つ層間絶縁膜125の表面に沿って延びる金属配線127を形成する。一方、モニター領域 R_{mn} においては、接続孔や金属配線を形成する必要はない。

以上の工程により、N型Siからなるコレクタ、P+型SiGeCからなるベース、およびN+型Siからなるエミッタを備えたHBT（ヘテロ接合バイポーラトランジスタ）が形成される。ここで、チップ領域 R_{tp} におけるSi/SiGeC層111のSi層は、N+ポリシリコン層129から高濃度のN型不純物（リンなど）が拡散して、N+型Si層になっている。

上述した半導体装置の製造方法によれば、SiGeC層を有する半導体装置の製造工程において、モニター領域 R_{mn} を有する基板を用いることにより、SiGeC層の組成および膜厚を容易に且つ精度良く測定することができるので、適切な工程管理を行うことができ、SiGeC層の特性劣化を防止して歩留まりの向上を図ることができる。また、モニター領域 R_{mn} を、半導体チップ完成後の不良解析に用いることもできる。

本実施形態においては、Si/SiGeC層111を備えた半導体装置の製造方法について説明したが、Si/SiGeC層の代わりにSiGe/SiGeC層を備えた構成の場合であっても、上記と同様にSiGeC層の組成および厚みを測定することができる。

産業上の利用可能性

以上のように、本発明によれば、SiGeC層の構成元素の含有率を容易且つ精度良く測定することができる半導体構成元素の含有率測定方法を提供することができ、更に、当該方法を用いて製造工程の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。

請求の範囲

1. 半導体基板上に形成されたS i G e C層の膜厚（ここで、前記膜厚は、分光
エリプソメトリ法を用いた評価により取得される）と、測定された前記S i G e
5 C層の赤外線吸収スペクトルとに基づいて、前記S i G e C層のC含有率を取得
するステップを備える半導体構成元素の含有率測定方法。
2. 前記S i G e C層のC含有率を取得するステップは、
前記赤外線吸収スペクトルのピーク部における積分強度を前記S i G e C層の
10 膜厚で規格化した単位積分強度を算出するステップと、
算出した前記単位積分強度に対応するC含有率を抽出するステップとを備える
請求の範囲第1項に記載の半導体構成元素の含有率測定方法。
3. 前記単位積分強度に対応するC含有率を抽出するステップは、測定により得
15 られた前記単位積分強度とC含有率との関係を表す相関直線に基づいて行う請求
の範囲第2項に記載の半導体構成元素の含有率測定方法。
4. 前記S i G e C層の膜厚を取得するステップは、S i G e層についての基準
モデルを用いて評価するステップを含む請求の範囲第1項に記載の半導体構成元
20 素の含有率測定方法。
5. 分光エリプソメトリ法を用いた評価により、前記S i G e C層のみかけのG
e含有率を取得するステップと、
前記みかけのG e含有率およびC含有率に基づいて、前記S i G e C層の真の
25 G e含有率を取得するステップとを更に備える請求の範囲第1項に記載の半導体
構成元素の含有率測定方法。
6. 前記S i G e C層の真のG e含有率を取得するステップは、測定により得ら
れた前記みかけのG e含有率とC含有率との関係を表す相関直線に基づいて行う

請求の範囲第5項に記載の半導体構成元素の含有率測定方法。

7. 前記S i G e C層の真のG e含有率を取得するステップは、
真のG e含有率をパラメータとして、前記みかけのG e含有率とC含有率との
5 関係を表す複数の相関直線を取得するステップと、
前記各相関直線の傾きを算出するステップと、
前記真のG e含有率と前記相関直線の傾きとの関係を曲線近似するステップと、
前記近似された曲線を用いて、前記みかけのG e含有率およびC含有率から前
記真のG e含有率を算出するステップとを備える請求の範囲第5項に記載の半導
10 体構成元素の含有率測定方法。
8. 半導体基板上にチップ領域およびモニター領域を設定するステップと、
前記チップ領域およびモニター領域にS i G e C層を形成するステップと、
分光エリプソメトリ法を用いた評価により、前記モニター領域に形成した前記
15 S i G e C層の膜厚およびみかけのG e含有率を取得するステップと、
前記S i G e C層の膜厚および測定された前記S i G e C層の赤外線吸収スペ
クトルに基づいて、前記S i G e C層のC含有率を取得するステップと、
前記みかけのG e含有率およびC含有率に基づいて、前記S i G e C層の真の
G e含有率を取得するステップと、
20 取得した前記S i G e C層のC含有率、真のG e含有率および膜厚に関する評
価データを、前記S i G e C層の成長条件にフィードバックするステップとを備
える半導体装置の製造方法。
9. 前記評価データを前記S i G e C層の成長条件にフィードバックするステッ
25 プは、前記S i G e C層のC含有率、真のG e含有率および膜厚を予め設定した
基準値と比較し、所定のずれを生じた場合に前記S i G e C層の成長条件を修正
するステップを含む請求の範囲第8項に記載の半導体装置の製造方法。
10. 前記チップ領域およびモニター領域は、半導体装置の製造後に分割して形

成される複数の領域のいずれかに個別に対応する請求の範囲第 8 項に記載の半導体装置の製造方法。

5 1 1. 前記チップ領域およびモニター領域は、半導体装置の製造後に分割して形成される複数の領域のいずれかにおいて共存する請求の範囲第 8 項に記載の半導体装置の製造方法。

1 2. 前記モニター領域は、複数箇所に設けられる請求の範囲第 8 項に記載の半導体装置の製造方法。

10

1 3. 前記チップ領域およびモニター領域に SiGeC 層を形成するステップは、前記半導体基板上に SiGeC 層を成長させた後、該 SiGeC 層上に Si 層を成長させて Si/SiGeC 層を形成するステップを備える請求の範囲第 8 項に記載の半導体装置の製造方法。

15

1 4. 前記チップ領域に、ヘテロ接合バイポーラトランジスタを形成するステップを更に備える請求の範囲第 1 3 項に記載の半導体装置の製造方法。

20 1 5. 前記チップ領域およびモニター領域に SiGeC 層を形成するステップは、前記半導体基板上に SiGeC 層を成長させた後、該 SiGeC 層上に SiGe 層を成長させて SiGe/SiGeC 層を形成するステップを備える請求の範囲第 8 項に記載の半導体装置の製造方法。

25 1 6. 前記チップ領域に、ヘテロ接合バイポーラトランジスタを形成するステップを更に備える請求の範囲第 1 5 項に記載の半導体装置の製造方法。

要 約 書

- 分光エリプソメトリ法を用いた評価により、半導体基板上に形成されたS i G e C層の膜厚を取得するステップと、前記S i G e C層の赤外線吸収スペクトルを測定するステップと、前記S i G e C層の膜厚および赤外線吸収スペクトルに基づいて、前記S i G e C層のC含有率を取得するステップとを備える半導体構成元素の含有率測定方法である。この方法は、分光エリプソメトリ法を用いた評価により、前記S i G e C層のみかけのG e含有率を取得するステップと、前記みかけのG e含有率およびC含有率に基づいて、前記S i G e C層の真のG e含有率を取得するステップとを更に備えてもよい。以上の方法によれば、S i G e C層の構成元素の含有率を容易且つ精度良く測定することができる。
- 5
- 10